衡量一個開發(fā)中的半導體制造工藝優(yōu)劣的一個關鍵指標是其定量芯片產(chǎn)量，或者叫缺陷密度。缺陷密度低的制造工藝能生產(chǎn)出更多的良品硅。缺陷密度或不良率會隨著工藝的改進而逐步減少，臺積電 7 納米工藝在量產(chǎn)開始 3 個季度后不良率降至了每平方厘米 0.09。

該公司最近透露，它開發(fā)中的 5 納米制造工藝的不良率低于同期的 7 納米工藝，其缺陷密度大約為每平方厘米 0.10 到 0.11，該公司預計當 5 納米芯片下個季度量產(chǎn)時不良率將會低于 0.10。

缺陷密度低的可能原因是增加使用了極紫外（Extreme Ultra-Violet，EUV）技術，而 7 納米工藝主要使用深紫外(Deep Ultra Violet)技術。

來源：solidot