根據(jù)國(guó)家知識(shí)產(chǎn)權(quán)局官網(wǎng)公開(kāi)的信息，華為公開(kāi)了一種芯片堆疊封裝及終端設(shè)備專利，申請(qǐng)公布號(hào)為CN114287057A，可解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問(wèn)題。專利摘要顯示，該專利涉及半導(dǎo)體技術(shù)領(lǐng)域，其能夠在保證供電需求的同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問(wèn)題。
據(jù)了解，這是可能是一種華為研發(fā)的芯片堆疊技術(shù)。該技術(shù)可以通過(guò)增大面積，堆疊的方式來(lái)?yè)Q取更高的性能，實(shí)現(xiàn)低工藝制程追趕高性能芯片的競(jìng)爭(zhēng)力。
此前華為輪值董事長(zhǎng)郭平表示，未來(lái)華為可能會(huì)采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升芯片性能。
此前華為輪值董事長(zhǎng)郭平表示，未來(lái)華為可能會(huì)采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升芯片性能。
