近日,中國(guó)科學(xué)院微電子所高頻高壓中心劉新宇研究員團(tuán)隊(duì)與香港大學(xué)、青禾晶元集團(tuán)、武漢大學(xué)、中國(guó)科學(xué)院物理研究所等團(tuán)隊(duì)合作成功研發(fā)出大尺寸4H/3C-SiC 單晶復(fù)合襯底，突破低壓（<600V）4H-SiC 器件比導(dǎo)通電阻極限性能。
SiC 作為下一代功率電子核心材料，憑借高擊穿場(chǎng)、高導(dǎo)熱性等優(yōu)勢(shì)，已在 650V-3300V 中高壓領(lǐng)域?qū)崿F(xiàn)商業(yè)化應(yīng)用，但在低電壓場(chǎng)景中卻長(zhǎng)期處于競(jìng)爭(zhēng)劣勢(shì)。傳統(tǒng)高質(zhì)量4H-SiC 襯底電阻率高達(dá) 15-20 mΩ•cm，其襯底電阻占低電壓器件比導(dǎo)通電阻的 50% 以上，嚴(yán)重限制了器件電流能力與能效提升。盡管行業(yè)嘗試通過(guò)減薄襯底緩解這一問(wèn)題，但卻帶來(lái)機(jī)械脆性增加、制造成本上升等新挑戰(zhàn)。與此同時(shí)，立方相 3C-SiC 具備超高摻雜能力（摻雜濃度可達(dá) 10²? cm?³），電阻率可低至 0.5 mΩ•cm以下，為低導(dǎo)通電阻器件提供了新思路。
基于此團(tuán)隊(duì)創(chuàng)新性地提出“高質(zhì)量4H-SiC薄膜+低阻3C-SiC 襯底”的異質(zhì)集成方案，既保留 4H-SiC 的高結(jié)晶質(zhì)量與高擊穿場(chǎng)強(qiáng)優(yōu)勢(shì)，又充分發(fā)揮 3C-SiC 的低電阻特性，成功打破了這一長(zhǎng)期制約器件發(fā)展的“兩難困境”，異質(zhì)集成材料襯底電阻率降至 0.39 mΩ•cm，較傳統(tǒng) 4H-SiC 襯底降低 45 倍，為低壓SiC 功率器件的性能躍升提供了新質(zhì)解決方案。
團(tuán)隊(duì)首先通過(guò)氫離子注入在 4H-SiC 晶圓中形成預(yù)剝離層，隨后采用高氬槍電壓、低電流的離子束表面活化工藝實(shí)現(xiàn)高強(qiáng)度鍵合，有效解決了當(dāng)前3C-SiC 晶圓翹曲導(dǎo)致的鍵合難題，鍵合率達(dá)87%，4H/3C-SiC界面熱邊界電阻低至 1±0.7/-0.6 m²?K/GW，為國(guó)際同類(lèi) SiC 鍵合系統(tǒng)中的最低值，有效保障了器件的散熱性能；界面電勢(shì)壘低于 30.4mV，實(shí)現(xiàn)了鍵合界面高效電子隧穿；后續(xù)通過(guò)超高溫退火、化學(xué)機(jī)械拋光與原子級(jí)蝕刻處理，獲得滿(mǎn)足外延生長(zhǎng)要求的高質(zhì)量襯底表面。
基于該復(fù)合襯底，團(tuán)隊(duì)成功制備了 200V 肖特基勢(shì)壘二極管。測(cè)試結(jié)果顯示，器件比導(dǎo)通電阻低至國(guó)際同類(lèi)最優(yōu)水平0.50 mΩ•cm2，較傳統(tǒng) 4H-SiC 襯底器件降低 47%；浪涌電流耐受能力達(dá)到 312A，展現(xiàn)出優(yōu)異的電熱魯棒性。從比導(dǎo)通電阻與擊穿電壓的對(duì)比圖來(lái)看，4H/3C-SiC工程化襯底上器件性能優(yōu)于4H-SiC 襯底上器件極限性能，在擊穿電壓為 100 V 至 600 V 的范圍內(nèi)，工程化襯底可使比導(dǎo)通電阻降低 3 - 6 倍?？梢?jiàn)，新型工程襯底為下一代低壓碳化硅功率器件提供了一個(gè)富有前景的平臺(tái)。
論文”Single-Crystal 4H/3C-SiC Engineered Substrate: A Novel Platform Enabling High-Performance Low-Voltage SiC Devices”于12月8日以口頭報(bào)告形式發(fā)表在第71屆國(guó)際電子器件大會(huì)上（IEDM 2025）。微電子所邢湘杰博士研究生為第一作者，微電子所王鑫華研究員、武漢大學(xué)袁超研究員、青禾晶元集團(tuán)母鳳文研究員、香港大學(xué)張宇昊教授為論文共同通訊作者。
圖1 3C-SiC、4H/3C-SiC和4H-SiC襯底電阻率比對(duì)圖
圖2 4H/3C - SiC肖特基勢(shì)壘二極管及橫截面示意圖
圖3 室溫下在常規(guī)4H-SiC襯底和4H/3C-SiC工程襯底上200V SBD的正向I-V特性和比導(dǎo)通電阻; 4H/3C-SiC工程襯底與 4H-SiC 襯底上SBD擊穿電壓（BV）與比導(dǎo)通電阻（Ron,sp）性能
圖4 （a） 電路示意圖，（d）理想波形和（c）浪涌電流測(cè)試裝置的照片。不同浪涌電流水平下（d）4H/3C-SiC工程襯底和（e）4H-SiC襯底上SBD的電流和電壓波形，分別顯示在312 A和256 A峰值電流下發(fā)生故障。（f）使用最終安全耐受波形重建I-V特性。
（來(lái)源：中國(guó)科學(xué)院微電子研究所）
