近日，香港科技大學(xué)陳敬教授領(lǐng)導(dǎo)的研究團(tuán)隊于2025 71st IEEE International Electron Device (IEDM)發(fā)布了一篇名為A Crosstalk-Free GaN-on-Si Power Integration Platform for Integrated Half-Bridge Circuits and Bi-directional Switches（用于單片集成半橋及雙向開關(guān)的無襯底串?dāng)_的硅基氮化鎵功率集成平臺）的文章。
#1. 背景與研究動機(jī)
p型氮化鎵（p-GaN）柵高電子遷移率晶體管（high-electron-mobility transistor，HEMT）的平面器件特性有利于GaN功率器件和外圍電路的單品集成，從而極大地降低與互連相關(guān)的雜散電感，進(jìn)一步提高Si基GaN功率器件的工作頻率。
對于GaN分立器件，一般會將導(dǎo)電硅襯底與器件的源極短接，避免襯底電位浮動或者偏置到高壓，引起器件的靜態(tài)特性和動態(tài)特性因襯底引起的串?dāng)_（即背柵效應(yīng)）而退化。然而，在傳統(tǒng)的GaN功率集成平臺上，由于高壓器件都制備在同一導(dǎo)電硅襯底上，無法將導(dǎo)電硅襯底與每一高壓器件的源極短接，使得有多個源極的電路或器件的性能因襯底引起的串?dāng)_而顯著退化。兩個明顯的例子即高壓半橋電路和共漏極（common-drain）結(jié)構(gòu)的雙向功率開關(guān)。
目前，為抑制襯底引起的串?dāng)_，基于SOI或工程化體硅的GaN功率集成平臺通過襯底工程技術(shù)，結(jié)合深槽隔離，為每一高壓器件提供“本地local”的硅襯底。然而相比傳統(tǒng)體硅襯底，這些襯底的成本更高。另外，基于virtual-body的氮化鎵功率集成平臺采用緩沖層工程技術(shù)，通過在緩沖層中插入一層空穴擴(kuò)展層，利用從柵極注入的空穴屏蔽襯底引起的串?dāng)_，然而由于該層離電子溝道相距較遠(yuǎn)，器件的開關(guān)速度及空穴進(jìn)出速度還有待進(jìn)一步驗(yàn)證。
圖1. （a） Si基p-GaN柵雙溝道氮化鎵功率集成平臺示意圖，（b）柵控區(qū)域能帶圖。其中空穴積累輸運(yùn)層位于雙溝道夾層間。
針對以上所述難題，香港科技大學(xué)陳敬教授領(lǐng)導(dǎo)的研究團(tuán)隊在2025年IEDM會議上發(fā)布了一項(xiàng)全新的低成本解決方案。通過溝道工程技術(shù)，創(chuàng)新性地將空穴輸運(yùn)擴(kuò)展層設(shè)計在強(qiáng)耦合雙溝道（間距6 nm）夾層間，從而實(shí)現(xiàn)高效地空穴輸運(yùn)和去除。該Si基p-GaN柵氮化鎵雙溝道平臺利用從柵極注入的空穴屏蔽背柵效應(yīng)對上溝道的影響，同時在下溝道感應(yīng)出電子補(bǔ)償背柵效應(yīng)對下溝道的影響。器件的制造工藝可以做到和柵極注入晶體管（GIT）完全相容。
#2. 技術(shù)亮點(diǎn)和工作原理
本文提出的Si基GaN功率集成平臺，如圖1（a）所示，采用雙溝道的設(shè)計，上溝道與下溝道間距僅為6 nm。同時，如圖1（b）所示，通過將柵極金屬和p-GaN間的接觸設(shè)計成歐姆接觸，器件工作在導(dǎo)通狀態(tài)時，適量空穴從p-GaN柵高效注入，并被氮化鋁插入層（AlN-ISL）有效阻擋，積累在空穴輸運(yùn)層中。
設(shè)計的精巧之處在于，存儲在空穴輸運(yùn)層中的空穴與上溝道的電子以及下溝道的電子在物理空間上仍是分離的。特別地，當(dāng)器件遭受背柵效應(yīng)時，縱向強(qiáng)電場會將使能帶進(jìn)一步傾斜，一方面加強(qiáng)了載流子的限域性以及空穴與電子間的空間分離，有利于延長載流子的壽命，在某種程度上實(shí)現(xiàn)了用空間換時間（復(fù)合時間）；另一方面該電場的橫向分量也有利于空穴的橫向輸運(yùn)。積累在空穴輸運(yùn)層的空穴可以屏蔽背柵效應(yīng)對上溝道的影響，在下溝道感應(yīng)出電子以補(bǔ)償背柵效應(yīng)對下溝道的影響。
#3. 實(shí)驗(yàn)結(jié)果與分析
3.1 Si基p-GaN柵雙溝道氮化鎵功率集成平臺上的半橋集成電路
圖2展示了p-GaN柵雙溝道氮化鎵平臺上的雙溝道柵極注入晶體管（DC-GIT）靜態(tài)特性。當(dāng)漏極電流為10 μA/mm時，DC-GIT的閾值電壓為0.5 V，器件工作在增強(qiáng)型的模式；通過優(yōu)化AlGaN勢壘層設(shè)計，DC-GIT的閾值電壓可進(jìn)一步提高。此外，DC-GIT導(dǎo)通電阻為11.1 Ω·mm；泄露電流1 μA/mm時，擊穿電壓為720 V。
圖2. DC-GIT的靜態(tài)特性：（a）轉(zhuǎn)移特性，（b）輸出特性，（c）擊穿特性。
在Si基GaN功率集成平臺上，如果將硅襯底與地相連，那么上管的導(dǎo)通電阻會因負(fù)向背柵效應(yīng)顯著增大。研究團(tuán)隊分別將SC-GIT和DC-GIT通過2 kΩ的負(fù)載電阻與5 V的直流電源相連，并在襯底施加−400 V的100 kHz的脈沖偏壓以研究負(fù)向背柵效應(yīng)對器件導(dǎo)通電阻的影響。圖3比較了不同柵壓（VGS = 3.0/3.5/4.0 V）下的VDS測試波形。當(dāng)襯底施加−400 V的偏壓時，SC-GIT的導(dǎo)通電阻增加，從而使得VDS變高。然而，對于DC-GIT，當(dāng)VGS ≥3.5 V，即有大量的空穴從柵極注入時，積累在空穴輸運(yùn)層的空穴可以沿著該層擴(kuò)散至整個器件有源區(qū)，從而屏蔽負(fù)向背柵效應(yīng)對器件導(dǎo)通電阻的負(fù)面影響，因而測試得到的VDS維持不變。
圖3. 襯底波形和VDS測試波形。
圖4. （a）測試結(jié)構(gòu)示意圖，（b）雙柵特性，其中第一柵極的空穴注入顯著強(qiáng)于第二柵極，（c）-（d）測試所得的電流-電壓特性。
研究團(tuán)隊通過圖4（a）所示的精心設(shè)計的測試結(jié)構(gòu)成功驗(yàn)證了空穴輸運(yùn)層的存在。在該測試結(jié)構(gòu)中，如圖4（b）所示，第一柵極的空穴注入程度顯著強(qiáng)于第二柵極。當(dāng)將第一柵極與第一源極短接時，當(dāng)VS1S2超過開啟電壓（由第二柵極電壓的閾值電壓決定）時，電流可以從第一源極流向第二源極；當(dāng)給襯底施加負(fù)的偏壓時，由于從第二柵極注入的空穴較少，單溝道（SC）測試結(jié)構(gòu)和雙溝道（DC）測試結(jié)構(gòu)受負(fù)向背柵效應(yīng)的影響，開啟電壓均會增加。而當(dāng)?shù)诙艠O與第二源極短接時，對于SC測試結(jié)構(gòu)而言，即使有大量的空穴從第一柵極注入，由于空穴無法高效輸運(yùn)到第二柵極下方區(qū)域，其開啟電壓仍然變高；而對于DC測試結(jié)構(gòu)，從第一柵極注入的空穴可以沿空穴輸運(yùn)層高效地輸運(yùn)到第二柵極下方區(qū)域，從而屏蔽負(fù)向背柵效應(yīng)的影響，因而其開啟電壓不變。
3.2 Si基p-GaN柵雙溝道氮化鎵功率集成平臺上的共漏極雙向開關(guān)（DC-BDS）
圖5展示了p-GaN柵雙溝道氮化鎵平臺上的歐姆柵雙向開關(guān)（BDS）的特性。當(dāng)兩個柵極的電壓相對于各自的源極都偏置在閾值電壓以上時，電流可以雙向傳導(dǎo)，DC-BDS的導(dǎo)通電阻為14.6 Ω·mm；當(dāng)?shù)诙艠O與第二源極短接時，DC-BDS可以傳導(dǎo)正向電流，阻斷負(fù)向電流。受益于強(qiáng)耦合的雙溝道設(shè)計，沒有背柵效應(yīng)時，注入的空穴會與雙柵通道區(qū)之間未耗盡的電子復(fù)合，避免空穴對另一柵極的影響；當(dāng)兩個柵極的電壓相對于各自的源極都偏置在0 V時，DC-BDS可以雙向阻斷電流。
圖6. （a）AC斬波測試示意圖，（b）使用DC-BDS得到的AC斬波波形，（c）使用SC-BDS得到的AC斬波波形。在測試中，襯底固定與第一源極相連。
對于硅基氮化鎵雙向開關(guān)而言，由于硅襯底是導(dǎo)電的，當(dāng)開關(guān)處于阻斷狀態(tài)時，襯底電壓會相對于一個源極偏置到高壓，形成垂直電場，引起緩沖層中的陷阱捕獲電子，產(chǎn)生嚴(yán)重的電流崩塌效應(yīng)，即動態(tài)導(dǎo)通電阻顯著增加。圖6（a）展示了AC斬波測試示意圖，當(dāng)使用單溝道雙向開關(guān)（SC-BDS）進(jìn)行斬波時，在負(fù)向時，器件的導(dǎo)通壓降|VS2S1|顯著高于正向的導(dǎo)通壓降，表明器件在負(fù)向出現(xiàn)嚴(yán)重的導(dǎo)通電阻退化；而使用DC-BDS時，AC斬波波形在負(fù)向未失真，表明器件的導(dǎo)通電阻退化得到了很好地抑制。
圖7. （a）負(fù)向耐壓時垂直電場引起緩沖層中陷阱捕獲電子，（b）DC-BDS中從柵極注入的空穴沿空穴輸運(yùn)層彌散，屏蔽掉俘獲的電子對器件導(dǎo)通電阻的影響。
圖7展示了當(dāng)使用DC-BDS斬波時波形未失真的機(jī)理。測試中襯底固定與第一源極相連，因而當(dāng)器件承受負(fù)向電壓時，襯底電壓會相對第二源極偏置到高壓，形成垂直電場，引起緩沖層中的陷阱捕獲電子；當(dāng)器件開啟時，俘獲的電子無法快速釋放，因而會部分地耗盡導(dǎo)電溝道中的電子，使得器件導(dǎo)通電阻急劇增加，引起AC斬波波形失真。當(dāng)采用DC-BDS斬波時，當(dāng)襯底電壓撤掉后，柵極注入的空穴可以沿空穴輸運(yùn)層彌散開，屏蔽掉緩沖層中被俘獲的電子對器件導(dǎo)通電阻的影響，因而AC斬波波形不失真。
#4. 總結(jié)
在本工作中，研究團(tuán)隊采用雙溝道設(shè)計，構(gòu)建了Si基p-GaN柵雙溝道氮化鎵功率集成平臺。通過溝道工程技術(shù)，該平臺無需采用昂貴的工程化襯底、耗時的深槽隔離即屏蔽襯底引起的串?dāng)_的影響，實(shí)現(xiàn)高性能的半橋集成電路和單片集成雙向開關(guān)。
文獻(xiàn)：
26-2 | Zheng Wu, Zongjie Zhou, Longge Deng, Tao Chen, Yat Hon Ng, Yan Cheng, Yutao Geng, Kevin Jing Chen, “A Crosstalk-Free GaN-on-Si Power Integration Platform for Integrated Half-Bridge Circuits and Bi-directional Switches”, 2025 IEDM, San Francisco, USA, Dec. 6-10, 2025.
